PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-034577

(43) Date of publication of application: 14.02.1991

(51)Int.CI.

H01L 29/788 G11C 16/02 G11C 16/04 H01L 29/792

(21)Application number: 01-

(71)Applicant: TOSHIBA CORP

169544

(22)Date of filing:


30.06.1989 (72) Inventor: ENDO TETSUO

INOUE SATOSHI

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To enlarge the coupling capacity between a floating gate and a control gate so as to realize high integration by providing a trench at the side face of the floating gate, and forming a second gate insulating film at the inner face of the trench as well as the side face, and arranging a control gate in opposition to the topside, the side face, and the trench inner face of the floating gate. CONSTITUTION: A floating gate 5 is processed in fin shape, with a trench 10 cut at the whole periphery of the side face. A second gate insulating film 6 is



formed all over the topside and the side face of the floating gate 5 and the inner face of the trench 10. A control gate 7 is so formed as to not only oppose the topside of this floating gate 5 but also oppose the side face and the inner face of the trench 10 formed here. N+-type diffusion layers 8 and 9 to become a drain and a source are formed in a substrate with these gate regions in between. The floating gates 5 are independent with every memory cell, and the control gates 7 are

arranged continuously in common to memory cells usually in one direction thereby constituting a word line.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

平3-34577

Solnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)2月14日

D

H 01 L 29/788 G 11 C 16/02 16/04 H 01 L 29/792

7514-5F H 01 L 29/78 3 7 1 7131-5B G 11 C 17/00 3 0 7

審査請求 未請求 請求項の数 5 (全11頁)

◎発明の名称 不揮発性半導体記憶装置およびその製造方法

②特 顧 平1-169544

20出 願 平1(1989)6月30日

@発明 者 遠藤 哲郎 神奈川県川崎市幸区小向東芝町1番地株式会社東芝総合研究所内

⑰発 明 者 井 上 聡 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株式 会社 東芝 神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外3名

明细客

1. 発明の名称

不揮発性半導体記憶装置およびその製造方法 2. 特許請求の範囲

(2) 前記浮遊ゲートの側面の溝は側面全周に 渡って形成されている請求項1記載の不揮発性半 導体記憶装置。

(3) 前記浮遊ゲートの側面の溝はセルのチャ ネル幅方向の側面にのが形成されている請求項1 記載の不揮発性半導体記憶装置。

(4) 常子分離された半導体基板上に第1ゲート絶縁膜を介して第1層多結晶シリコン膜および 絶縁膜を順次堆積して積層体を得る工程と、

得られた積層体のうち絶縁膜を選択エッチング してゲート領域に微細関口を形成する工程と、

全面に第2層多結晶シリコン膜を堆積し、ゲート領域を覆うマスクを用いて第2層多結晶シリコン膜から第1層多結晶シリコン膜までを選択エッチングしし、第1層多結晶シリコン膜と第2層多結晶シリコン膜はであるが は最シリコン膜間に残された絶縁膜をエッチング 除去して、側面に溝が形成された浮遊ゲートを形成する工程と、

得られた浮遊ゲートの上面。側面および満の内面に第2ゲート絶縁膜を形成する工程と、

全面に第3番多結晶シリコン膜を堆積し、これをパターニングして前紀浮遊ゲートの上面、側面および溝内面に対向する制御ゲートを形成する工程と、

を有することを特徴とする不得発性半導体記憶装

특 1997-0018737

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁶ HOIL 29/788	(11) 공개번호 특1997-0018737 (43) 공개일자 1997년04월30일
(21) 출원번호	특1995-0029992
(22) 출원일자	1995년09월14일
(71) 출원민	현대전자산업 추식회사 김주용
(72) 발명자	경기도 이천군 부발읍 아미리 산 136-1 (우 : 467-860) 양태흠
(74) 대리인	서울특별시 관악구 신림1동 1608-8 최승민, 신영무
실사경구 : 있음	

(54) 플래쉬 이이피롱 셀 및 그 제조방법

요学

본 발명에 의하면 플로팅 게이트의 표면적을 증가시킴으로써 플로팅 게이트와 컨트롤 게이트간의 커플링 비를 증가시키기 위해 제1언도프 실리콘총, 도프 실리콘총 및 제2언도프 실리콘총이 순차적으로 형성된 다. 상기 도프 실리콘총의 일부가 선택적으로 식각되어 언더컷이 플로팅게이트가 완성된다.

AHF

52

BANK

[발명의 명칭]

플래쉬 이이피롬 셀 및 그 제조방법

[도면의 간단한 설명]

제2A도 내지 20도는 본 발명의 제1실시예에 따른 플래쉬 이미피롬 셀의 제조 방법을 설명하기 위한 단면

제3도는 본 발명의 제2실시에에 따른 플래쉬 이미피롬 셀의 제조 방법을 설명하기 위한 단면도.

본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음.

(57) 경구의 범위

청구항 1. 플래쉬 이이피를 셀의 제조 방법에 있어서, 필드 산화막이 형성된 실리콘 기판상의 액티브 영역에 터널 산화막을 형성하는 단계와, 상기 터널 산화막총을 포함한 전체 구조상에 제1언도프 실리콘 총, 도프 실리콘총 및 제2언도프 실리콘총을 순차적으로 형성하는 단계와, 상기 제2언도프 실리콘총, 도 프 실리콘총 및 제1언도프 실리콘총을 패터닝 하는 단계와, 상기 도포 실리콘총의 일부를 선택적으로 식 각하여 흑벽에 언더 것이 형성된 플로팅 게이트를 형성하는 단계로 이루어진 것을 특징으로 하는 플래쉬 이이피를 셀의 제조방법.

청구항 2. 제1항에 있어서, 상기 플로팅 게이트 제1도프 실리콘총, 언도프 실리콘총 및 제2도프 실리콘 총으로 순자적으로 형성되대, 상기 언도프 실리콘총이 돌출되도록 형성된 것을 특징으로 하는 플래쉬 미 이피롬 셀의 제조방법.


청구항 3. 소오스 영역, 드레인 영역, 플로팅 게이트 및 콘트롤 게이트를 갖는 플래쉬 이이피롬 셀에 있어서, 상기 플로팅 게이트가 제1언도프 실리콘총, 도프 실리콘총 및 제2언도프 실리콘총으로 이루어지 되 상기 도프 실리콘총에 언더 것이 형성된 것을 특징으로 하는 플래쉬 이이피롬 셀.

청구항 4. 제3항에 있어서, 상가 플로팅 케이트가 제1도프 실리콘총, 언도프 실리콘총 및 제2도프 실리 곱층으로 미루어지되, 상기 언도프 실리콘층이 돌출되도록 형성된 것을 특징으로 하는 플래쉬 미이피롱


※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.

<u>도의</u>

*⊊8*2



⊊**£**8



習の製造方法。

(5) 素子分離された半導体基板上に第1ゲート絶縁機を介して第1層多結晶シリコン膜および 絶縁膜を順次堆積して積層体を得る工程と、

得られた積層体のうち絶縁膜を選択エッチング してゲート領域に微細関口を形成する工程と、

全面に第2届多結晶シリコン膜を堆積し、素子領域を覆うマスクを用いて第2届多結晶シリコン膜から第1届多結品シリコン膜までを選択エッチングして素子分離領域上に浮遊ゲート分離用溝を形成する工程と、

形成された浮遊ゲート分離用満の側面に露出した第1届多結晶シリコン膜と第2届多結晶シリコン膜と第2届多結晶シリコン膜間に挟まれている絶縁膜をエッチング除去する工程と、

前記第1層多結晶シリコン膜および第2層多結晶シリコン膜の露出面に第2ゲート絶縁膜を形成した後全面に第3層多結晶シリコン膜を堆積形成する工程と、

堆積された第3層多結晶シリコン膜上にチャネ

第9回は、従来のEEPROMのメモリセルの 一つであるFETMOS型メモリセルの構造を 示す。(a) は平面図であり、(b) (c) はそれぞれ (a) のA-A' およびB-B' 断面図である。p 型シリコン基板31に素子分離絶録膜32が形成 され、その下にはチャネルストッパとしてp^型 **図33が形成されている。この様な素子分離され** た茲板上のチャネル領域全面にトンネル電流が流 れ得る薄い第1ゲート絶縁膜34が形成され、こ の上に浮遊ゲート35が形成され、この上に更に 第 2 ゲート絶縁膜 3 6 を介して制御ゲート 3 7 が 形成されている。浮遊ゲート35と制御ゲード 37とは、チャネル長方向には同じマスクを用い て連続的にエッチングすることによりそのエッジ が揃えられる。そしてこれらの積層ゲートをマス クとして不純物をイオン注入してソース。ドレイ ンとなるn・型層38、39が形成されている。

このFETMOS型メモリセルは、制御ゲート。 浮遊ゲートおよびソース。ドレインが自己整合されて形成されるため、数細化が可能であるが、次 ル 幅方向に走るストライプ状マスクを形成し、これを用いて第3層多結晶シリコン膜から第2層多結晶シリコン膜から第2層多結晶シリコン膜までを選択エッチングしてチャネル幅方向に連続する制御ゲートとこれに自己整合された浮遊ゲートを分離形成する工程と、

を有することを特徴とする不揮発性半導体記憶装 置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、浮遊ゲートと制御ゲートを有する 書替え可能なメモリセルを用いた不揮発性半導体 記憶装置とその製造方法に関する。

(従来の技術)

不揮発性半導体記憶装置として、浮遊ゲートと制御ゲートを持つMOSトランジスタ構造のメモリセルを用いたものが知られている。そのなかで電気的書き替えを可能としたものは、EEPROMとして知られている。

のような問題がある。

第10図は、FETMOS型メモリセルの容益関係を示している。図示のようにこのメモリセルは、主として制御ゲートと浮遊ゲート間の容量 Ccr. 浮遊ゲートと基板間の容量 Ccr. 浮遊ゲートに基板から電子を注入するため、制御ゲートに正の高電圧を印加する場合を考える。簡単のため浮遊ゲートに考えられる電位を Vccとすると、浮遊ゲートの電位 Vrcは、

Vpc=Ccc・Vcc/ (Cns+Ccn+Ccc) となる。この式から明らかなように、容量結合比

Cac/ (Cas+Ca+Cac)

の値が大きい程、浮遊ゲートの地位 V rcは高いものとなる。すなわち、制御ゲートに与える 電位 V ccを小さくして効率よく書き込みを行うためには、上述の容量比をできるだけ大きいものとすることが望ましい。ところが現在実用化されている 数細化されたFETMOS型メモリセルにおいて

は、上述の容量比は1/2程度であり、書き込み を行うためには制御ゲートに約20Vという高電 圧を印加することが必要である。浮遊ゲートと制 御ゲート間の結合容量を大きくするため、第9図 (a) (b) にも示されるように通常、浮遊ゲートは 素子分離絶録膜上にまで一部延在するようにパタ ーン形成される。しかしメモリセルを高密度に集 積するためには、それ程業子分離領域に延ばすこ とはできず、したがってこの方法で浮遊ゲートと 制御ゲート間の結合容量を大きくすることには限 界がある。そして制御ゲートに20Vという高電 圧を必要とするために、素子分離耐圧および周辺 回路の素子分離耐圧にも20V以上が要求され、 その結果メモリセルを例えばサブμmの寸法で加 工しても、素子分離領域に数μmを必要とし、こ れがメモリアレイ全体としての高集段化を妨げる 原因となっている。また、20Vという高電圧を 必要とするために、周辺回路のMOSトランジス タや選択ゲートの信頼性にも問題がある。さらに EEPROMについて、これまで広く用いられて いる紫外線消去型EPROMの使用電板 (5 V. 1 2. 5 V) とのコンパチピリティがあることが 利用者にとっては望ましいのであるが、これもない。

(発明が解決しようとする課題)

以上のように従来のFETMOS型メモリセルは、普込みに高電圧を必要とするために高集積化が難しく、また信頼性上も問題があった。

本発明は、効果的に浮遊ゲートと制御ゲート間の結合容量を大きくしてこの様な問題を解決した 不揮発性半導体記憶装置とその製造方法を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明に係る不揮発性半導体記憶装置のメモリセルは、半導体基板上に第1ゲート絶録膜を介して形成される浮遊ゲートを側面に満が形成された状態とし、第2ゲート絶録膜は浮遊ゲートの上面、側面およびその溝の内面にも形成され、糾御ゲートは浮遊ゲートの上面のみならず、側面およ

び溝の内面にも対向するように形成されていることを特徴とする。 浮遊ゲートの側面の溝は全周に 波って形成されてもよいし、部分的に例えばセル のチャネル幅方向の側面のみに形成されてもよい。

本発明の方法はこの様な不揮発性半導体記憶装 置を製造するに当たって、まず素子分離された基 板上に第1ゲート絶縁膜を介して第1層多結晶シ リコン膜と絶録膜の積層体を形成し、この積層体 の絶縁膜を選択エッチングしてゲート領域に散細 閉口を形成する。そしてこの閉口を介して第1層 多数品シリコン購入コンタクトする第2階多数品 シリコン膜を堆積し、ゲート領域を覆うマスクを 用いて第2層多結晶シリコン膜から第1層多結晶 シリコン競までを選択エッチングして浮遊ゲート を分離形成する。そして浮遊ゲートの側面に露出 した第1層多結晶シリコン膜と第2層多結晶シリ コン膜間に挟まれている絶縁酸をエッチング除去 することにより、浮遊ゲートの側面に満を形成す る。その後浮遊ゲートの上面、側面および歳内面 に第2ゲート絶縁膜を形成した後、第3層多結晶 シリコン膜を堆積し、これをパターニングして制 御ゲートを形成する。

本発明の別の方法では、浮遊ゲートと制御ゲー トを自己整合させて形成する。そのために第1層 多結晶シリコン膜と絶緑膜の積層体を形成した後、 まずその絶縁膜に開ける閉口をゲート領域に微細 開口開け、次に第2層多結晶シリコン膜を堆積形 成した後、素子分離領域上に第2届多結晶シリコ ン 職 か ら 第 1 層 多 結 届 シ リ コ ン 膜 ま で 貫 通 す る . チャネル長方向に走るストライブ状の浮遊ゲート 分離用溝を形成する。そして浮遊ゲート分離用溝 に露出した絶縁膜を除去した後、第1層多結晶シ リコン膜および第2層多結晶シリコン膜の露出面 に第2ゲート絶縁膜を形成する。その後第3層多 結晶シリコン鸌を堆積し、ゲート領域をチャネル **極方向にストライプ状に走るマスクで覆い、これ** を用いて第3層多結晶シリコン膜から第1層多結 品シリコン験までエッチングして制御ゲートおよ び浮遊ゲートを分離形成する。

(作用)

本発明によれば、浮遊ゲートの側面に満かから の側で、制御ゲートは浮遊ゲートの側面に 上でではつからの のではいいではいかできるのでは はでいるのができるのできるのでは はでいるのができるのでは はでいるのができるのでは はでいるのができるのでは はできるのできるのの はでいるのできるのの はでいるのでは などにより などにより などにより などにより などには などにより などになしな などにな などにな などにな

本発明の方法によれば、側面に満が形成された状態の浮遊ゲートを得る工程として、第1届多結晶シリコン膜と絶緑膜の積層体を形成し、絶緑膜に微細閉口を開けて第2層多結晶シリコン膜を堆積し、その後第2届多結晶シリコン膜まで貫通するエッチングを行って側面に露出した絶緑膜をエッチング除去する、

第2図(a) ~(f) および第3図(a) ~(f) は、この実施例のメモリセルの製造工程を示す、それぞれ第1図(b) 。(c) に対応する断面図である。これらの図を参照して具体的な製造工程を説明すると、まずp型シリコン基板1に通常のLOCOS法を用いて素子分離絶縁膜2を形成する。素子分離絶縁膜2の下には、チャネルストッ

という工程を用いている。したがって、各層の膜厚および絶縁膜に開ける関口の寸法によって側面の消形状や深さを任意に制御性よく設定することができる。これにより、小さい面積の浮遊ゲートであっても、制御ゲートと浮遊ゲートとの結合面であっても、制御ゲートと呼遊ゲートとの結合するメモリセルを得ることができる。

(実施例)

以下本発明の実施例を説明する。

第 1 図は一実施例のEEPROMのFETMOS型メモリセルの構造を示す。 (a) は平面図であり、(b) (c) はそれぞれ(a) のAーA、およびB-B、断面図である。p型シリコン
基板1の素子分離領域には厚い素子分離絶縁限している。素子分離されたまり、質域にトンネル電流が流れ得る薄い第1ゲートを破壊にトンネル電流が流れ得る薄い第1ゲートを破壊はれている。浮遊ゲートをは、その側面全周に満10が切り込まれて、フィン状に加工されてい

べとなる p・型層 3 を形成する。こうして 本子分離された基板に、必要ならチャネル部にイオン注入を行った後、熱酸化によって 5 0 ~ 1 0 0 入程度の第 1 ゲート絶縁膜 4 を形成する(第 2 図(a)、第 3 図(a)、次に、全面に P 遊ゲートの一部となる第 1 層多結晶 シリコン膜 5 1 を 2 0 0 na程度地積し、これに リンまたは 砒素などの不純物をドーピングした後、 C V D 法により 1 0 0 na程度のシリコン酸化膜などの絶縁膜 1 1 を堆積形成する(第 2 図(b)、第 3 図(b))。

その後、PEP工程と反応性イオンエッチング法によって絶録膜11を選択エッチングして、セルのゲート領域に位置する微細な関口を開ける(第2図(c))。そして第2届多結晶シリコン膜52を400mm程度堆積し、これにも第1届と同様に不純物をドーピングする(第2図(d)、第3図(d))。第2届多結晶シリコン膜52は絶縁膜11に開けられた関口を介して第1番多結晶シリコン膜5,とコンタクトする。

次に第2層多結晶シリコン降5ょ、その下の絶

経験11、およびその下の第1層多結晶シリコン 膜5.の数層体を、PEP工程と反応性イオンエ ッチングによってゲート領域に残すようにパター ニングして浮遊ゲート5を得る。浮遊ゲート5の 側面に露出した絶縁膜11は、弗化フンモニウム を用いてエッチング除去して、側面に溝10が形 成された状態を得る(第2図(e) , 第3図(e)) 。 こうして側面に進10が形成された浮遊ゲート5 の表面全面に第2ゲート絶録膜6を形成する。そ して第3届多結品シリコン膜を堆積し、これをパ ターニングして制御ゲート7を形成する。第2ゲ ート絶録膜 6 は耐圧を考慮して酸化膜 - 窒化膜 -敢化膜の三重層とすることが望ましい。具体的に は例えば、950℃の水蒸気雰囲気中で30分酸 化し、その上にCVDにより10mm程度のシリコ ン窒化膜を堆積した後、さらに950℃の水蒸気 雰囲気中で30分の熱酸化を行う。多結晶シリコ ン膜堆積にプラズマCVDを用いれば、制御ゲー ト7は浮遊ゲート5の側面の溝10内にも回り込 み、浮遊ゲート5の上面、側面および溝10の内

面に対向する状態に形成される。そしてこの後これらのゲートをマスクとして基板に不純物をイオン注入してドレイン、ソース拡散層8、9を形成する(第2図(f)) 。なおこれらの拡散層8、9は第2図(e) 、第3図(e) の浮遊ゲート5をパターン形成した後に形成してもよい。

最後に、図示しないが制御ゲート7をマスクとして不要な第2ゲート絶縁膜を除去し、全面にCVDにより層間絶縁膜を堆積形成したのち、コンタクト孔を開けてピット線などの金属配線を形成して、EEPROMメモリセルアレイが完成する

この実施例によれば、浮遊ゲート5はフィでをなして形成されており、制御ゲートのははないの次にも埋めたまれる。このためのには来る。これで必然である。 は、近面のおけったの間の結合容量が大きななる。 したがって、制御ゲートに対して従来によるでは、は低い電圧を印加して電気的書き替えを行うに低級性の能になり、メモリセルの高集積化および信頼性の

向上が図られる。

またこの実施例の方法では、PEP工程などの少ない比較的簡単な工程で浮遊ゲートの側面に満を形成することができ、効果的に浮遊ゲートと制御ゲートの結合容量の大きい状態を実現することができる。

第 4 図 (a) (b) (c) は他の実施例の EEPROMのメモリセル構造を示す平面図とそのAーA、およびBーB、断面図である。第 1 図と対応する。第 1 図と同一符号を付して明は第 1 図とにようにこの実施例では、浮遊ゲート 5 がせれたチャネル幅方向の側面にのみ溝 1 0 が形成された状態としている。この構造は、浮遊ゲートと同時に行って国者を自己整合させる場合に有効である。

第5図(a) ~ (f) および第6図(a) ~ (f) は、この実施例のメモリセルの製造工程断面図である。 簡単にその製造工程を説明すると、まず先の実施 例と同様にして素子分離された基板に第1ゲート 絶録膜4を形成し(第5図(a)、第6図(a))、 次に、全面に第1脳多結晶シリコン膜5」を堆積 し、続いて絶録膜11を堆積形成する(第5図 (b) , 第6図(b)) 。次に絶縁膜11を選択エッ チングして関口を開ける(第5図(c) . 第6図 (c))。このとき関口は、チャネル長方向には少 くとも浮遊ゲートのゲート長より長いもの、例え ば複数のメモリセルに渡って連続するストライプ 状をとする。次に先の実施例と同様に第2届多結 晶シリコン膜5』を堆積形成する(第5図(d), 第 6 図 (d))。その後素子分離領域上に開口を有 するマスクを用いて、第2層多結晶シリコン膜 5 2 、 絶縁版 1 1 および第 1 層多結晶シリコン膜 5. を選択エッチングして、浮遊ゲート分離用消 を形成する。この分離用清に露出した絶縁膜 1 1 は弗化アンモニウムによってエッチング除去する (第5図(e), 第6図(e))。これにより、後に 分離されて別々になる浮遊ゲートのチャネル幅方 向の側面にのみ満10が形成された状態が得られ

この後先の実施例と同様に第2ケート絶録版6を形成し、第3暦多結晶シリコン膜を堆積形成する。そして、チャネル幅方向に連続はストライプの第1届多結晶シリコン膜がら第1届多結晶シリコン膜はして、チャネル幅方向に連続してワード線となる製造でも、チャネル幅に対応に対応がして、カートラを取りた。最後にソース、ドレイン拡散層8、9を形成してメモリセルが完成する(第5図(「)、第6図(「))。

なおこの実施例において、絶録膜11に閉口を開ける第5図(c) , 第6図(c) の工程で、この明口を複数のセルに波がではなない。例えばセルッすることは必ずしも必要ではない。例えばセイヤをお立ての開口であって、任意である。実施例ではポート5のチャネル長方向の側面には溝が形成され

される複数のメモリセルがそれぞれ異なるピット 線に接続されるNOR型の場合は勿論、複数のメ モリセルをNAND型に直列接続してピット線に 接続する方式の場合にも適用できる。

本発明は上記した実施例に限られるものではなく、その趣旨を逸脱しない範囲で程々変形して実 施することが可能である。 ないが、チャネル長より小さい関口を開けた場合には、先の実施例と同様に浮遊ゲート5のチャネル長方向にも満が形成される。その場合には、先の実施例とは浮遊ゲートのチャネル方向の分離工程が異なるだけで、結果的に先の実施例と同様の構造が得られる。

この実施例によっても、先の実施例と同様の効果が得られる。

以上の実施例では、浮遊ゲートの側面に設ける 溝を一条のみとしたが、複数条の溝を設けること もできる。

第7図(a)(b))はその様な実施例のメモリセル構造を示す断面図であり、それぞれ第1図(b)(c)に対応する。やはり先の実施例と対応するのの実施例では、分には同一符号を付してある。この実施例では、浮遊ゲート5の側面に設けられる溝10を二条としている。さらに多数の溝を形成することができる。

本苑明によるEEPROMは、ワード線に接続

[発明の効果]

以上述べたように本発明によれば、欲細構造であっても効果的に浮遊ゲートと制御ゲートの結合容量を大きくして、書替え時に制御ゲートに印加する電位を下げることを可能とし、もって高集役化して信頼性向上を図った不保発性半導体記憶装置を得ることができる。

4. 図面の簡単な説明

第1図(a) (b) (c) は本発明の一実施例による EEPROMのメモリセル構造を示す平面図と断 面図、

第2図(a) ~(f) はその具体的な製造工程を示す第1図(b) に対応する断面図、

第3図(a) ~(f) は同じくその具体的な製造工程を示す第1図(c) に対応する断面図、

第 4 図 (a) (b) (c) は他の実施例による EEP,ROMのメモリセル構造を示す平面図と断 面図、

第5図(a) ~ (f) はその具体的な製造工程を示す第4図(b) に対応する断面図、

第6図(a) ~(f) は同じくその具体的な製造工程を示す第4図(c) に対応する断面図、

第 7 図 (a) (b) はさらに他の実施例による EEPROMのメモリセル構造を示す断面図、


第 8 図 は 本 発 明 を N A N D セ ル 型 E E P R O M に適用した実施例の N A N D セル部 の構造を示す断面図、


第 9 図 (a) (b) (c) は従来のEEPROMのメ モリセル構造を示す平面図とその断面図、


第10図は従来のメモリセルの問題を説明する ための容量関係を示す図である。

1 … p型シリコン基板、 2 … 素子分離絶録膜、 3 … p・型層、 4 … 第 1 ゲート絶録膜、 5 … 浮遊ゲート、 5 、 … 第 1 層多結晶シリコン膜、 5 2 … 第 2 層多結晶シリコン膜、 6 … 第 2 ゲート 絶録膜、 7 … 制御ゲート、 8 、 9 … n・型拡散層、 1 0 … 満、 1 1 … 絶録膜。


出願人代理人 弁理士 鈴江武彦










第 2 図





特開平3-34577(8)












第 8 図



第 10 図